我国学者在半导体器件物理领域取得重要进展

1

我国学者在半导体器件物理领域取得重要进展

由于半导体器件广泛存在缺陷态等无序因素，其载流子的输运往往表现为跃迁形式。因半导体中的缺陷态种类较为复杂，准确认识并描述半导体器件中的载流子输运及宏观电学特性一直是本领域内的难点及重要话题。

低温下半导体器件所广泛表现出的非线性伏安（I-V）特性的具体物理原因是近二十年最广受关注的话题之一。此前，大多数研究将非线性I-V特性归因于电场对半导体材料中的电子跃迁速率的均匀调制效应，这种解释不但没有解决非线性输运的问题，反而引发了更激烈的争论。

针对此类问题与争论，微电子所微电子器件与集成技术重点实验室刘明院士团队从理论方面提出了载流子的“集体输运效应（collective transport）”的物理机制。该理论认为外电场所导致的非均匀分布的渗流路径生长产生了collective transport效应，进而在器件尺度上导致了非线性的I-V特性。

在实验方面，团队进一步在聚合物器件中通过巧妙控制半导体的维度实现了对器件渗流阈值的控制，在此基础上通过对器件I-V非线性程度的控制直接证实了非线性输运来源于collective transport这个假设。该工作实现了关于该话题互存争议的各种假设的统一，为发展操控半导体器件I-V特性的方法提供了理论依据。

出版信息

标题:

Collective Transport for Nonlinear Current-Voltage Characteristics of Doped Conducting Polymers

出版信息:

Phys. Rev. Lett.，26 April 2023

DOI:

10.1103/PhysRevLett.130.177001

2

微电子所在图网络存内计算方面取得重要进展

深度学习技术作为AI的重要引擎，近年来受到广泛关注和飞速发展。图神经网络（Graph Neural Network）是一种较新的深度学习技术，可用于处理更复杂的非结构化数据，广泛应用于社交网络、电子购物、药物预测、人机交互等应用场景。随着数据量的急速膨胀，传统CMOS数字硬件系统中运行图神经网络的效率急待提升，图神经网络的训练过程日趋复杂使得训练能耗居高不下。

基于阻变忆阻器（RRAM）的存内计算技术虽可显著缓解传统数字硬件系统中的冯·诺依曼瓶颈、进一步提升计算效率，但仍受到高擦写功耗、延时及一定的编程阻值随机性等器件非理想特性的限制。

针对上述问题，微电子所微电子器件与集成技术重点实验室刘明院士团队尚大山研究员与香港大学电子工程系王中锐博士合作，开发了一种利用储池计算（Reservoir Computing）技术实现图结构化数据分类的技术——回声状态图网络（ESGNN）。储池计算是循环神经网络的一种简化形式，能够将时序输入信号通过神经元的非线性激活函数转换到一个高维空间中，再通过一个简单线性回归方法有效地读出。储池计算中循环连接层的权重始终固定不变，只需训练输出层权重，可最大限度降低训练复杂度和训练时间。

在硬件方面，团队利用RRAM的本征随机性构建大规模随机电阻阵列（图1a-b），将其作为储池网络的初始化权重，具有低成本、可扩展优势。在软件方面，ESGNN巧妙运用了随机电阻阵列带来的物理随机投影，以存内计算的方式完成图嵌入过程，大大降低了图神经网络的训练成本。

团队还通过软—硬协同优化技术，在基于FPGA的板级测试平台上实现了对MUTAG、COLLAB数据集的图分类，进行了更大规模CORA数据集的节点分类仿真。相比传统数字硬件系统，能效分别提升了2.16、35.42和40.37倍。该工作展现了RRAM阵列在构建边缘图学习系统方面的巨大潜力，也为利用自然界丰富的物理、化学性质开发更高效的智能硬件系统提供了参考。

出版信息

标题:

Echo state graph neural networks with analogue random resistive memory arrays

出版信息:

Nature Machine Intelligence，13 February 2023

DOI:

10.1038/s42256-023-00609-5

转自：“科研之友 ScholarMate”微信公众号

如有侵权，请联系本站删除！